摘要

本文介绍了一种名为MG-Verilog的多粒度数据集，旨在通过增强大型语言模型（LLMs）在硬件设计中的应用，提高Verilog代码生成的效率和质量。该数据集包含了不同详细级别的硬件描述及其对应的Verilog代码样本，支持LLMs在硬件设计任务中的推理和微调阶段。此外，文章还提出了一种平衡微调方案，利用数据集的多层次细节，以提高LLMs在硬件设计任务中的性能。实验结果表明，使用MG-Verilog数据集进行微调的LLMs在硬件设计任务中表现优于其他数据集训练的模型。

原理

MG-Verilog数据集的工作原理基于提供高质量的硬件设计数据，这些数据包括从高层次的概述到详细的代码注释等多种粒度的描述。通过这种多粒度的数据结构，LLMs可以更好地理解和生成复杂的硬件设计代码。平衡微调方案则通过在每次微调迭代中随机选择不同详细级别的描述样本，确保LLMs既能处理高层次的用户指令，也能生成复杂的硬件设计代码。这种方案有效地结合了全局和局部代码语义的知识，提高了LLMs的泛化能力和生成代码的准确性。

流程

MG-Verilog数据集的工作流程包括数据收集、预处理、描述生成和多粒度数据结构构建。首先，从开源仓库收集原始Verilog代码并进行预处理，确保代码的正确性和去重。然后，利用LLMs的自然语言生成能力为代码样本生成相应的自然语言描述。数据集的多粒度结构包括从高层次的总结到详细的逐行注释，旨在模拟人类设计师的学习和设计过程。最后，通过平衡微调方案，LLMs在微调过程中随机选择不同详细级别的描述样本，以实现更好的性能。

应用

MG-Verilog数据集的应用前景广泛，特别适用于需要LLMs辅助的硬件设计任务，如Verilog代码生成、硬件设计验证和优化等。该数据集的多粒度结构和平衡微调方案为LLMs提供了丰富的训练资源和灵活的微调策略，有望推动硬件设计自动化的发展，使硬件设计更加高效和智能化。